首頁 > 期刊 > 自然科學與工程技術 > 信息科技 > 電信技術 > 太赫茲科學與電子信息學報 > 一種D波段小型化定向耦合器芯片設計 【正文】
摘要:基于GaAs 0.1 μm pHEMT工藝,設計了一款工作在0.1~0.14 THz的小型化定向耦合器芯片。采用加載開路枝節線的方式提高傳輸線的等效電長度,進而實現電路結構的小型化;利用曲折線的方式構成開路枝節線,使得耦合器的物理尺寸進一步縮小。采用電磁仿真軟件仿真表明,所設計的小型化定向耦合芯片中心工作頻率為0.12 THz,相對帶寬大于30%,帶內的回波損耗高于20 dB,帶內插入損耗小于1 dB,耦合度為(10±0.5) dB,帶內隔離度大于20 dB,直通端口與耦合端口相位差為90°±3.5°,其尺寸為0.21 mm×0.19 mm(不計Pad尺寸)。
注:因版權方要求,不能公開全文,如需全文,請咨詢雜志社