摘要：設計了一種12位1 MS/s單端結構的自校準逐次逼近型模數轉換器(SAR ADC)。采用串聯三段式7位校準DAC陣列結構來校準高6位誤差電壓,減小了面積,擴大了校準范圍。將校準DAC的初始態接為中間態,簡化了校準邏輯控制過程。采用'雙寄存器'預判的方式,提高了回補校準碼的效率。在電源電壓為3.3 V、轉換速率為1 MS/s的條件下,進行了仿真驗證。結果表明,該SAR ADC校準后,SNDR從校準前的49.2 dB提升到71 dB,DNL、INL分別從校準前的-1 LSB/+21.250 LSB、-17.398 LSB/+10.152 LSB減小到-0.25 LSB/+0.5 LSB、-1.048 LSB/+0.792 LSB。