摘要：分析了電流舵DAC中傳統差分開關的缺點,采用了一種優化的四相開關結構。采用MOS電流模邏輯進行開關編碼信號的限幅,以削弱電荷饋通效應。在此基礎上,采用時鐘交叉點配置電路,實現對DAC開關交叉點的精確控制?；趧討B元件匹配譯碼技術,實現對電流源單元的隨機調用。對該16位DAC進行了仿真和整體版圖設計,其核心部分的芯片面積僅為2.2 mm~2。采用0.18μm CMOS工藝,對該DAC的性能參數進行了測試。測試結果表明,在1 GHz采樣率和100 MHz輸入信號頻率的條件下,該DAC的無雜散動態范圍約為67 dB,3階互調失真IMD3約為76 dB,整體動態性能較好。